utk 002 projektowanie pamieci, materiały, UTK [ Pobierz całość w formacie PDF ]
Projektowanie pamięci
Poszczególne elementy matrycy pamięciowej pamiętają jeden bit.
Współpraca procesora z pamięcią odbywa się w ten sposób, Ŝe procesor
wysyła nbitowy adres i dwa sygnały sterujące: sygnał dostępu (E)
i sygnał rodzaju pracy (zapis/odczyt).
W zaleŜności od tego ostatniego sygnału na szynę danych będą
wprowadzane informacje odczytywane z zaadresowanej komórki lub
przeznaczone do zapisania w komórce pamięci.
Pamięć RAM moŜe posiadać organizację pamięci bitową lub bajtową.
Projektowanie bloków pamięci polega na łączeniu wielu jednakowych
układów pamięci i zapewnieniu odpowiedniego sposobu ich wysterowania.
Łączenie to ma na celu zwiększenie pojemności pamięci. MoŜna w tym
miejscu wyróŜnić przynajmniej dwa przypadki:
zwiększanie długości słowa przy niezmienionej ilości słów,
·
zwiększanie ilości słów przy niezmienionej długości słowa.
·
Zwiększenie długości słowa pamięci
ZałóŜmy, Ŝe mamy do dyspozycji układy pamięci 16 słów x 4b i chcemy
zbudować blok pamięci 16 słów x 16b.
Przestrzeń adresowa:
2
4
(dla szyny adresowej mamy 16 adresów)
=
16
bity od A0 do A3
Szerokość szyny danych (długość słowa) równa się 4 x 4 bity = 16 bitów
(D0 – D15).
Zwiększenie ilości słów
ZałóŜmy, Ŝe mamy do dyspozycji układy pamięci 16 słów x 4b i chcemy
zbudować blok pamięci 64 słów x 4b. Do jego budowy musimy uŜyć
czterech układów pamięci oraz dekodera.
Przestrzeń adresowa:
2
6
(dla szyny adresowej mamy 64 adresy)
=
64
bity od A0 do A5.
Szerokość szyny danych (długość słowa) równa się 4 bity.
Projektowanie pamięci
Zaprojektuj układ pamięci półprzewodnikowej o organizacji 1024x8 mając do
dyspozycji dwa układy o organizacji 512x8.
Linie adresowe pamięci:
A9 ….. A0
Długość adresu: 10 bitów
Linie danych pamięci :
D7 … D0
Długość słowa pamięci : 8 bitów
Przestrzeń adresowa pamięci: od 0 do
2
10
-
1
=
1023
(czyli 1024 słów 8 – bitowych)
Dekoder zrealizowany jest jako
multiplekser 2 do 1
.
Schemat blokowy projektowanej pamięci:
A9 A8..A0
512x8b
8b
Dekoder
512x8b
8b
D7..D0
Dekoder wybiera dolną LUB górną część pamięci.
A9
Adres
Scalak górny/dolny
0
0 0000 0000
górny
0
0 0000 0001
górny
0
0 0000 0010
górny
0
0 0000 0011
górny
1
1 0000 0000
Dolny
1 0000 0001
Dolny
1
1
1 0000 0010
Dolny
1
1 0000 0011
Dolny
Projektowanie pamięci
Zaprojektuj układ pamięci półprzewodnikowej o organizacji 1024x8 mając do
dyspozycji dwa układy o organizacji 1024x4.
Linie adresowe pamięci:
A9 ….. A0
Długość adresu: 10 bitów
Linie danych pamięci :
D7 … D0
Długość słowa pamięci : 8 bitów
Przestrzeń adresowa pamięci: od 0 do
2
10
-
1
=
1023
(czyli 1024 słów 8 – bitowych)
Schemat blokowy projektowanej pamięci:
A9..A0
D0…….….D7
1024x4b
4b
1024x4b
4b
D0..D3
D4..D7
[ Pobierz całość w formacie PDF ]